SST 量产前夜：高频变压器卡在哪三道坎？

行业洞察 · 2026 年 8 月

从发布产品到批量交付，中间隔着的往往不是拓扑，也不是控制算法，而是那几颗看起来不起眼的磁性元件。

2026 年以来，固态变压器（SST）的产业化节奏明显加快。据国盛证券 7 月 19 日发布的电力设备研究报告，仅 2026 年上半年就有十余家代表性企业发布了 SST 产品；台达、新风光、特锐德、伊顿等厂商先后推出各自方案，部分已实现量产，年产能超过 200 台。彭博新能源财经（BloombergNEF）预测，到 2030 年全球 SST 市场规模将达到 1200 亿元。

推动这一切加速的直接力量来自算力。英伟达已明确将在 2027 年部署 800V 数据中心供电架构，SST 由此从概念验证走向量产准备。华安证券研报指出，800V 直流架构可减少 75% 的柜外电气设备成本、降低 53% 的配电损失——这个收益足够大，大到让整个产业链愿意为它重新做一遍设计。

但产业拐点出现，不等于规模部署已经就绪。真正卡住节奏的，是成本与可靠性。而在可靠性这一侧，压力高度集中在磁性元件上。

一、SST 的高频化，本质是换掉工频磁件

SST 与传统变压器最根本的区别，不在于它'智能'，而在于它把电能变换的频率从工频 50Hz 提升到了 20kHz 乃至更高。频率提升带来的直接收益是磁性元件体积的大幅缩小，这正是 SST 能够做到高功率密度的物理基础。

换句话说，SST 高频化的本质，是把传统笨重的工频磁件，替换成一系列工作在高频下的磁性器件。整机厂在拼拓扑、拼控制、拼系统集成，但效率与体积这两项最终指标的'胜负手'，落在了磁件上。

问题在于，频率提升了两到三个数量级之后，那些在工频条件下可以忽略的次要因素，会被逐一放大成必须正面解决的工程难题。行业内目前公认的技术障碍集中在三处：绝缘可靠性、高频大功率损耗抑制、参数一致性。

高频磁件用什么材料：四种软磁材料的参数边界

把工频磁件换成高频磁件，第一步就是重新选材料。SST 的工作频率通常落在 10kHz–100kHz 量级，这个区间恰好把传统的硅钢排除在外，又把铁氧体、非晶、纳米晶推到了前台。三者的核心差异体现在饱和磁通密度、可用频率和损耗三项上：

这张表的关键不在数字本身，而在它的约束关系：饱和磁通密度决定了磁芯能做多小，工作频率决定了材料能不能用，损耗决定了热设计裕度。铁氧体虽然高频损耗低，但 Bs 只有 0.3–0.5T——意味着同样功率下，磁芯要么做得更大，要么把工作磁通密度压到远低于饱和值，等于主动牺牲了一部分体积优势。纳米晶的 Bs 更高、中高频损耗极低，因此成为 SST 高频大功率变压器的主流选择之一；代价是对加工工艺和成本的要求也更高。

二、第一道坎：绝缘可靠性

SST 的中压侧直接对接 10kV 量级的配电网，这意味着高频变压器必须在极高的电位差下完成电气隔离。单看这一点并不新鲜——工频变压器同样要处理这个问题，而且已经处理了上百年。

真正的难点在于三个要求同时成立：高电位差、高工作频率、小体积。

高频工况会显著改变绝缘系统的失效模式。在工频下能够长期稳定工作的绝缘结构，到了 20kHz 以上，可能因为电场变化速率的提升而出现持续性局部放电。局部放电本身不会立刻击穿，但它会缓慢侵蚀绝缘材料，让一个在出厂测试中完全合格的产品，在运行数千小时后失效。这种失效很难在短周期验证中暴露出来，却恰恰是数据中心和电网场景最不能接受的。

与此同时，SST 追求的高功率密度，要求把绝缘距离压到尽可能小。爬电距离和电气间隙每缩短一毫米，都在挤压安全裕度。灌封工艺中残留的微小气隙、绝缘材料的耐温等级选择、匝间与层间绝缘的处理方式，任何一个环节的妥协都会在高频下被放大。

三、第二道坎：高频大功率损耗

频率上升，磁芯损耗和绕组交流损耗会同步攀升。这是物理规律，无法回避，只能通过材料与结构设计去优化。

磁芯侧

磁芯材料的选型直接决定了损耗的基本盘。铁氧体在高频下损耗表现好，但饱和磁通密度偏低；纳米晶合金饱和磁通密度高、适合大功率场景，但对加工工艺和成本控制的要求更高。这里需要说明的是，中国科学院东莞材料所汪卫华院士团队自研的高频软磁纳米晶合金已在 2026 年实现量产交付，并进入三星、比亚迪、威迈斯、台达、光宝等供应链，打破了此前国外同类材料的技术垄断——这对国内 SST 磁件的材料可得性是一个实质性的改善。

把损耗落到数字上更直观：以纳米晶为例，公开材料手册给出的典型比损耗约为 20kHz / 0.5T 下 ≤20 W/kg、100kHz / 0.2T 下 ≤50 W/kg；而铁氧体在 0.5T 磁通密度下即趋于饱和失效（部分牌号在 0.5T 已无法正常工作），因此高频变压器里的铁氧体必须工作在远低于饱和点的磁通密度，体积优势被部分抵消。换言之，材料损耗不是'选好材料就完事'，而是要在 Bs、频率、损耗三者之间反复折中。

绕组侧

高频下的集肤效应会让电流集中在导体表面，有效导电截面随频率上升而减小；邻近效应则让相邻导体之间的电流分布进一步恶化。两者叠加，绕组的交流电阻可能远高于直流电阻，损耗随之上升。可以用一个物理量级直观理解：铜的趋肤深度 δ ≈ 66/√f（mm），在 100kHz 时约 0.21mm、1MHz 时约 0.066mm——也就是说，当频率进入百 kHz 以上，单根实心导体的有效导电厚度已经薄到零点几毫米，必须用多股细线（利兹线）绞合或薄铜箔来摊薄交流损耗。抑制手段主要靠导体形态选择（利兹线绞合、铜箔、PCB 铜层）与绕组的交错排布设计。

散热侧

更麻烦的是，功率密度提升的同时，留给散热的物理空间在被压缩。损耗变大、散热变难，两个趋势方向相反，热设计的难度是双向叠加的。这就引出温升这道硬约束：SST 高频变压器的温升通常需满足绝缘等级要求——按 IEC 60085，常见等级为 B 级 130℃、F 级 155℃、H 级 180℃（绕组最热点温度限值）。在高功率密度下，磁件本体的温升往往逼近甚至触达这些限值，热设计不再是'留点余量'的软指标，而是决定产品能否通过认证的硬门槛。

值得一提的是，损耗问题的准确评估本身也是一道门槛。据 BigBit 产研室数据，2025 年全球磁性元器件市场规模已达 1550 亿元，2026 年预计突破 1700 亿元。但在测试环节，行业仍面临三重挑战：1MHz 已成为主流测试需求，7MHz 的评估需求正在浮现；功率测试从早期的 600W 提升到 5kW 成为标配、20kW 进入实际应用；而交直流叠加工况的测试能力长期空白——传统仪器要么只测交流损耗、要么只测直流特性，无法复现磁件实际运行时同时承受交流信号与直流偏置的复合工况，导致损耗评估失真。

简单说：测不准，就谈不上优化。这是很多损耗问题在样机阶段没被发现、到批量阶段集中爆发的技术根源。

四、第三道坎：参数一致性

这一道坎，是把样机做成量产品的真正分水岭。

SST 普遍采用 LLC、CLLC 等谐振拓扑，而谐振拓扑对磁件参数极为敏感。漏感、励磁电感这两个参数直接参与谐振点的计算，一旦批次之间出现偏差，谐振点就会漂移，整机效率随之波动，严重时会影响软开关的实现条件。

做一台样机，参数可以靠调试逼近理想值；但做一千台、一万台，靠的就不是调试，而是过程能力。偏差来源分布在整条链路上：

• 磁芯来料——同一牌号不同批次的磁导率存在天然波动，直接影响电感量
• 绕线工艺——绕组的实际位置、匝间距、层间距的重复精度，直接决定漏感的一致性
• 气隙加工——气隙尺寸的微小公差会被电感量成倍放大
• 装配过程——磁芯配对、夹持力、胶层厚度都会引入变量

行业内已经有明确的共识：在 SST 高频大功率工况下，磁芯损耗、漏感偏差、磁芯饱和这三大技术风险会被指数级放大。工频时代可以容忍的批次波动，在这里会变成整机效率的实际损失。

五、应对路径：平面变压器与磁集成

面对上述三道坎，行业目前的主要技术路径有两条。

一是平面变压器。用 PCB 铜箔走线替代传统利兹线绕组，绕组的几何位置由 PCB 的加工精度决定，一致性因此获得数量级的改善；同时磁芯扁平化带来更低的高度，适配服务器电源等对空间敏感的场景。把'改善'换成数字更直观：相比传统绕线变压器，平面变压器体积与重量通常可降至约 30%（Standex 公开数据），功率密度可达 3 倍、典型效率可达 98%、漏感可控制在初级电感的 0.2% 左右（均源自厂商公开技术资料）。这些数字背后，是 PCB 加工精度带来的几何一致性、更大的铜表面积带来的散热优势，以及层间交错排布带来的低漏感。

二是磁集成。把原本分散的多个磁件集成到同一磁芯上，减少器件数量、缩短功率回路、降低寄生参数。典型做法是把谐振电感与主变压器集成，既省空间又减少连接损耗。

但需要清醒的是，平面方案并非在所有场景都占优。PCB 的铜厚和层数限制了载流能力，大电流、大功率场景下，利兹线在扩展性上仍有优势；平面绕组的层间距固定，虽然一致性好，但漏感的可调范围反而变窄；此外，多层 PCB 的成本在小批量阶段并不低。磁集成同样如此——它对参数匹配和工艺一致性的要求比分立方案更高，集成度越高，调整余地越小。

六、写在最后

回看这三道坎，它们并不是三个可以分别攻克的独立问题，而是互相牵制的一组约束：加强绝缘会挤占绕组空间、推高损耗；压缩体积会加剧散热压力、牺牲一致性裕度；追求极致一致性又会拉高工艺成本和交付周期。

所以 SST 磁件设计的本质，不是把某个单项指标做到极致，而是在这三个维度之间，找到匹配具体拓扑与工况的那个平衡点。这件事既不是整机厂的强项，也不是半导体厂能够包办的，它需要磁性器件专业的设计与制造能力，需要与整机方在设计早期就介入协同。