10kV SST 高频变压器详细设计方法：从系统边界出发，而不是从选磁芯开始

做 10kV 级固态变压器（SST）高频变压器，最容易掉进两个坑：一是从磁芯型号开始设计，二是把绕组优化理解成'把漏感做小'。真正可落地的设计，应该从系统边界出发——先冻结波形与绝缘应力，再定伏秒、磁芯与匝数，比较绕组结构，最后用电磁、热、局放与样件测试不断回标。

一、先界定输入：设计起点不是选磁芯

打开磁芯手册之前，先把设计输入整理成一张边界表：原副边电压范围、实际桥臂波形、最低开关频率、最大有效占空比、功率与电流频谱、冷却条件、海拔与污染等级，以及启动、停机、故障截断时可能出现的最长单向伏秒。容易被遗漏的是异常工况——DAB、PSFB、LLC 在额定点可能完全对称，但死区、软启动、控制饱和和保护延时都会改变施加到绕组上的伏秒；只检查额定工况，不能证明启动和故障前不会偏磁。

还要先澄清'10kV'究竟指系统额定电压、最高设备电压、隔离级端口电压，还是试验耐受等级。四种定义对应的绝缘协调边界不同，不能混用。

二、从伏秒算匝数，再谈材料与体积

任一电压作用区间内，磁通密度变化满足伏秒关系：对理想对称方波可化为熟悉的匝数公式；对含死区、三电平区间或谐振波形的隔离级，应直接对实际绕组电压积分。设计表里至少要检查最大母线与最低频率、额定功率、软启动最大不对称脉宽，以及保护动作前的最长单向伏秒。

允许磁通密度不能直接照搬材料手册的饱和磁通——温度、直流偏磁、装配气隙、夹紧应力、控制不对称和批次离散都要留余量。纳米晶、非晶和铁氧体也不应按频率划一条固定分界线；真正有意义的比较是：在同一电压波形、同一温升目标、同一绝缘窗口下，分别计算磁芯损耗、所需截面积、窗口占用和制造代价。材料标签只帮助初筛，不能替代工况计算。

落到频率与磁材的对应关系（磁材原厂数据手册：Hitachi Metals FINEMET、Ferroxcube 3C95、TDK PC200；铜导体 100℃ 工况）：20kHz 用纳米晶（Bs≈1.2T），50kHz 仍可用纳米晶，100kHz 改用 3C95 铁氧体（Bs≈0.4T），200kHz 需 PC200 类（Bs≈0.32T，须薄芯柱+交错绕降低 ΔB）。不同频率下的趋肤深度、导体规格、最大交错层数与单模块功率见下表与配图。

三、绕组结构要同时比较四个量

同心、完全交错、部分交错和分段饼式绕组，至少要同时比较四项指标：总串联电感、原副边等效电容、交流铜损和最高局部场强。只看漏感，往往会把另一项做大。

• 同心式：结构简单、绝缘边界清楚、工艺一致性易控；代价是较长的漏磁路径。适合把绝缘与制造稳定放在首位，或系统本身需要一定串联电感的场景。
• 完全交错：缩短漏磁路径，但增加高低压绕组相邻面积，使原副边耦合电容和共模位移电流上升；高压绕组被拆成更多段后，层间与段间绝缘、引出线和端部场强也更复杂。
• 部分交错：通过分段数量、相邻面积和段间距离，在漏感、电容、铜损和绝缘之间换取平衡，是更实用的调节自由度。
• 分段饼式：便于控制轴向电位分布、为冷却与绝缘留通道；但段间连接、端部邻近场和工装公差必须一并建模，分段越多并不必然越好。

DAB 的目标不是'零漏感'。若匝比 n=Np/Ns 并折算到原边，总串联电感里不仅有变压器漏感，还包括外置电感和母排寄生；功率 P = n·V₁·V₂ / (2πf·Lσ) · φ(1−φ/π)，传输与 ZVS 区域依赖这个总量。DAB 漏感须精确设计，典型工艺控制目标为 ±5% 量级——绕组多绕或少绕一圈就可能超差，导致移相角失控、ZVS 丢失（Univ. of South Carolina 漏感优化研究显示模型与实测可控制在约 5% 内；IEEE JESTPE 2024 10kV SiC DAB 亦强调漏感集成与公差对 ZVS 的影响，ZVS 一旦失效开关损耗显著上升）。把全部串联电感集成进变压器可减少器件，但绕组尺寸与工艺公差会直接变成功率与软开关的离散性。

高频铜损不能只算 I²R_DC。箔材厚度、层数、端部漏磁场和电流谐波共同决定集肤与邻近损耗；箔绕组并不天然优于利兹线，利兹线也只在单丝直径、绞距、并联均流和端接合适时才有优势。Dowell 模型适合早期筛选，但中压绕组的端部、分段间隙和屏蔽边缘常有明显二维/三维场效应，最终应把场仿真得到的交流电阻与阻抗测试、量热或温升结果互相校正。

四、绝缘设计要面对真实 PWM，而不只是工频耐压

10kV 级高频变压器至少要区分五类电场：匝间、层间、绕组间、绕组对磁芯或屏蔽，以及端部引线。平均场强不高并不代表安全——导体边缘、屏蔽终止处、三相点、气泡和材料界面才是局放常见起点。10kV 系统按 IEC 60076-11 仍要求 75kV BIL（12kV 等级雷电冲击水平；按 IEEE C57.12.00 的 15kV 绝缘等级或工程裕量常取 95kV BIL），绕组间距 ≥16mm、树脂或绝缘厚度 ≥3mm；按 IEC 62477-2，10kV 电压等级的爬电距离 ≥32mm、电气间隙 ≥16mm。阶梯式绝缘+电场屏蔽环可把最大场强从 3.5kV/mm 压到 2.2kV/mm，使视在放电量控制在 5pC 以下。

IEC 60076-11:2018 适用于最高设备电压不超过 72.5kV、且至少一个绕组工作于 1.1kV 以上的干式电力变压器，为环境、热和介电试验提供框架；IEC 62477-2:2018 则覆盖 1kV AC 或 1.5kV DC 以上至 36kV AC 或 54kV DC 的功率电子变换系统安全要求。但这两份标准都不能替代对实际高 dv/dt 重复脉冲的验证——PWM 脉冲下的局放表征须同时记录上升沿、重复频率、脉宽、背景噪声、校准方法、PDIV/PDEV 判据和预处理条件，否则不同测试之间无法比较。

灌封同样不是简单地'填满空隙'：树脂黏度、真空曲线、固化放热、热膨胀系数和界面附着都会影响气泡、裂纹与热循环后的脱层。

五、热设计关注最热点，不看'平均温升'

磁芯损耗取决于频率、磁通摆幅、温度和波形；经典 Steinmetz 公式只适合其拟合条件附近，非正弦励磁应采用与材料数据匹配的改进模型，并用样件温升或量热结果回标。绕组损耗则要把各次谐波电流作用到频率相关的交流电阻上；屏蔽层、夹件和附近金属结构还会产生附加涡流损耗，若被模型忽略，表面温升正常也可能掩盖内部热点。

兆瓦级 SST 功率密度已达 223 kW/m²（IEEE ECCE 2024 实测 2MW 10kV SST），中频变压器是其中主要损耗与体积来源、内部热流密度高；按 IEC 60076-11 干式绕组温升限值（F 级 100 K）做热设计，高可靠设计将最热点温升控制得更低（如<40 K），纳米晶磁芯允许工作到 120℃、灌封硅胶上限 180℃。热网络至少应覆盖磁芯到环境、绕组到灌封、灌封到壳体，以及热点到测温点。热电偶容易低估内部热点、红外热像受发射率和遮挡影响，更稳妥的办法是把损耗分布导入热模型，再用多点温度、绕组电阻法和冷却介质温升做能量平衡。

六、整机之前，先做三类低成本试片

• 绝缘界面试片：用真实铜边缘、薄膜、胶带和灌封材料复现三相点，分别检查工频、直流与重复脉冲下的 PDIV/PDEV，并观察热循环后的变化。
• 绕组窗口试片：验证目标导体、层间绝缘、绕制张力、最小圆角、段间连接和引出端成形，提前暴露'图纸能画、现场绕不出来'的问题。
• 热路径试片：把绕组—灌封—壳体的实际材料和厚度做出来，测等效热阻、界面完整性及冷热循环后的开裂或脱层风险。

试片不能替代整机，却能把材料、工艺和结构问题拆开。若直接从二维图纸跳到整只灌封样机，一次局放失败通常只会留下'可能有气泡'这样的模糊结论。

七、建立仿真-样机-测试的闭环

可靠的流程不是一次算完，而是持续回标：电压波形决定伏秒和绝缘应力；绕组结构同时决定漏感、电容与铜损；这些参数分别进入控制、共模和热模型；局放与温升结果再反过来限制磁通、功率和结构。首件完成后，把参数分成两组——匝数、导体尺寸、层间距离、材料批次和冷却流量属于可直接测量量，先冻结；漏感、交流电阻、热阻和等效寄生电容属于需要识别的量，再通过测试回标。

如果漏感偏高，优先查绕组间距、交错位置和引出线；如果交流电阻偏高，查端部邻近场、箔材厚度和并联支路均流；如果 PDIV 偏低，先定位端部、空洞与三相点，不要直接把所有绝缘同时加厚。模型回标后，还应保留一组未参与拟合的频率、温度或负载工况做交叉验证——只在额定点吻合的模型，无法支撑下一版设计。

八、验收值必须带上测试条件

一只样件'效率不错'还不够，真正可交付的是一组带公差、可复现的参数窗口：漏感须注明折算侧、测试频率、另一侧短路方式、测试电流和夹具补偿；寄生电容须注明端口连接、屏蔽状态、频率范围与等效模型；局放须注明施加波形、背景噪声、校准、PDIV/PDEV 判据和预处理；温升须注明冷却介质入口温度、流量、热稳态判据与热点推算方法；损耗与效率须注明波形、功率、温度、仪器带宽和不确定度；工艺须记录绕制张力、绝缘搭接、真空与固化曲线，以及材料批次。只有这些条件能被下一只样件、第二家供应商和系统控制模型复现，设计才算真正闭环。

结语

10kV SST 高频变压器不是磁芯、匝数、绕组和绝缘四个独立问题，而是一组相互咬合的约束：伏秒决定磁通，绕组改变漏感、电容与铜损，绝缘和热设计决定可用窗口，制造公差又决定这些参数能否稳定落地。你当前最难协调的，通常是目标漏感与寄生电容、端部场强与窗口利用，还是灌封工艺与内部热点？